お申込後、弊社担当者よりご連絡を差し上げますので、お手数ですが、開催日・会場などの
ご調整をお願いします。
ご不明な点やご要望などお気軽にご相談下さい。

◆お申込はこちらから

「Cアルゴリズムのハード化手法」セミナーのテキストより抜粋したリファインメントフロー図を
ご覧になりたい方はこちらをご覧下さい。
アルゴリズムリファインメントフロー図及びアーキテクチャリファインメントフロー図をご覧頂けます。

◆リファインメントフロー図

[2日目]　アーキテクチャリファインメント編
[1日目]　アルゴリズムリファインメント編
４　アーキテクチャのリファインメント
４．１　メモリアーキテクチャの検討及びリファイメント
４．１．１　データメモリの階層化と初期割付け
４．１．２　性能評価による割付け
４，２　プロセス化及びモジュール化
４．２．１　初期プロセス分割
４．２．２　性能改善作業
４．３　性能解析情報の設定とプロセス間スケジューリング
４．３．１　初期性能解析
４．３．２　性能改善作業
４．４　パイプラインの生成
４．４．１　プロセス間のパイプライン化
４．４．２　ループのパイプライン化
４．５　プロセス内部のスケジューリング
　４．５．１　演算器の作成
４．５．２　変数のライフタイムの解析
４．５．３　スケジューリング及びリソースの割付け
４．６　RTLコードへのリファインメント
４．６．１　SC_CTHREADの記述より状態遷移図の作成
４．６．２　状態遷移図よりSC_METHODで定義されるFSMD記述を作成
付録
はじめに
１　リファインステップの概要
１．１　アルゴリズムリファイメントの目的と特徴
１．２　アーキテクチャリファイメントの目的と特長
１．３　リファインメントの前処理
２ 作業の流れ
３　アルゴリズムレベルのリファイメント
３．１　再帰呼び出しのループへの変換
３．２　HW化困難な演算子の対応
３．３　統計情報取得のための関数作成
３．４　ポインタの変数及び配列への変換ルール
３．５　関数展開
３，６　コードの最適化変換
３．７　浮動小数点型から固定小数点型への変換
３．７．１　SystemCがサポートする固定小数点の機能
３．７．２　変換方法
３．８　ハードウェア化困難な演算子のリファインと作りこみ
３．９　変数及び配列空間の変換
３．１０　ビヘイビアパラレル／ビヘイビアパイプラインの解析　　　　　　　
３．１０．１　シーケンスグラフの作成
３．１０．２　ブロック間シーケンスグラフの作成
３．１０．３　ビヘイビアパイプラインの解析
(C) Copyright 2003-2010 ISHIZUE Design Automation Corp. All Rights Reserved
詳しくは、弊社営業窓口までお問い合わせ下さい。

◆セミナーテキスト構成

「Cアルゴリズムのハード化手法」セミナーは、 ３部構成となっております。

第1部では「アルゴリズムリファインメント編」と題して、オリジナルなANSI-C記述をハードウェア化
し易い記述に変換する作業を、各作業ステップ毎にわかり易くご説明します。

第2部では「アーキテクチャリファインメント編」と題して、アルゴリズムリファインメント後のコードを
インプリメンテーションにおけるトレードオフの材料として使い、より良いハードウェア性能を追求して
いく手法をご説明します。
リファインメントは全てSystemC記述により行います。

第3部では「設計事例編」と題して、サンプルのソースコードを使ってご説明します。


「Cアルゴリズムのハード化手法セミナー」のテキスト構成をご紹介します。
テキストより抜粋したリファインメントフローもご覧頂けます。

◆Cアルゴリズムのハード化をより効率的に！◆

テキスト構成
ホーム > 定期セミナー > Cアルゴリズムのハード化手法セミナー > テキスト構成